Tese Mestrado

Modeling and Optimization of Multi-Level Magnetic Tunnel Junctions for Nanoelectronic Applications

Francisco De Magalhães Simões

Terça-feira, 26 de Novembro 2024 das 14:00 às 16:00
Este evento já terminou.
Sala de Seminários do DF, Pavilhão de Física, 2º piso

Esta tese de mestrado investiga o design, a fabricação, a simulação e a caracterização de dispositivos MTJ (Magnetic Tunnel Junction, Junção de Tunelamento Magnético) de múltiplos níveis, com o objetivo de otimizar o seu comportamento de mudança de estado magnético para aplicações em circuitos de memória e lógica.

Foram fabricados dispositivos MTJ incorporando tanto elipses únicas quanto duas elipses cruzadas (TCE, Two-Crossed Ellipses) como a camada livre foram fabricados e testados para examinar como a geometria da camada e a configuração do dispositivo afetam a estabilidade dos estados pretendidos. Foram realizadas medições de magnetorresistência e efeito Hall planar (PHE, Planar Hall Effect) para caracterizar o comportamento do dispositivo sob condições de campo variadas. As medições de magnetorresistência revelaram-se inválidas na obtenção de configurações de múltiplos estados estáveis, enquanto as medições de PHE demonstraram respostas mais consistentes.

Para complementar o trabalho experimental, foi desenvolvido um modelo teórico para simular o comportamento magnético destes dispositivos. O modelo inclui alguns ajustes dependentes do ângulo para a energia de desmagnetização, aproximando-se dos resultados obtidos através do Mumax3. Apesar das limitações iniciais, o modelo consegue capturar os aspetos fundamentais do comportamento magnético, fornecendo uma boa base para futuras otimizações.

A falta de passos de metrologia ao longo da fabricação limitou a deteção de possíveis defeitos, o que destaca a importância de verificações regulares com estruturas de teste na própria sample para o futuro. Além disso, mais simulações das respostas de PHE e correntes de alteração de estado seriam benéficas, alinhando-se com o esforço futuro para implementar estes dispositivos em redes para aplicações em nanoeletrónica.